
Gestion des entrées/ sorties des camions

Le système de gestion permet d'autoriser ou d'interdire l'entrée des camions dans la cour d'une installation de stockage de blé à double issues débouche sur deux rues opposées. de façon que le nombre de camions admis ne dépasse pas le nombre fixé à l'avance par l'opérateur.



Schéma de principe




Le système de gestion permet d'autoriser ou d'interdire l'entrée des camions dans la cour de l'installation de stockage de blé. A partir d'un clavier, l'opérateur fixe le nombre maximum de camions admis dans la cour «mot B ». Le « mot A » sortie du soustracteur, est comparé au « mot B » pour signaler l'autorisation ou l'interdiction de l'entrée des camions.

On dispose d'un clavier matriciel à 16 touches (0 à F) constitué de 4 colonnes et de 4 lignes. L'appuie sur une des touches du clavier met en contact la ligne et la colonne concernée.

On désire récupérer le numéro de la touche enfoncée sur 4 bits D0 à D3. Une des solutions consiste à utiliser un multiplexeur et un démultiplexeur, comme le montre la figure 3 voir dossier technique :

Les sorties du sous ensemble horloge compteur fournissent sur le bus D 0 à D 3 un nombre codé en binaire évoluant de 0 à 15. Les 2 bits de poids fort (D2 et D3) servent à l'adressage du démultiplexeur qui balaye alors les lignes du clavier en les reliant au 5 V, tandis que les 2 bits de poids faible (D0 et D1) adressent le multiplexeur qui balaye les colonnes . Dans le cas de la figure 3 (vu la position de MUX et du DMUX) c'est le nombre 0 qui est présent sur le bus. Lorsqu'une touche est enfoncée elle relie la ligne et la colonne concernée et un niveau logique 1 apparaît en sortie DTA (Détection Touche Appuyée) lorsque MUX et DMUX sont dans la bonne position. Le compteur est alors arrêté et le balayage est interrompu: on peut alors lire le numéro de la touche enfoncée sur le bus D0 à D3.




UAL 74181:

Selection Fonctions				Fonctions	Fonctions arithm	BO 01 24 V _∞ AO 02 23 AT	
S ₃ S ₂ S ₁ S ₀		Logique (M = 1)	Cn= 0 (sans retenue)	Cn= 1 (avec retenue)	S3 Q3 S2 Q4 S1 Q5 S1 Q5 S2 Q6 S1 Q5 S2 Q6 S2 Q6 S2 S2 S2 Q6 S2 Q6 S2 S2 S2 Q6 S2 Q6 S2 S2 S2 S2 S2 S2 S2 S2 S2 S2 S2 S2 S2		
0	0	0	0	F=Ā	F=A moins 1	F = A	so de û 19 E A3
0	0	0	1	F=A.B	F =A.B moins 1	F=A.B	Cu 0 1 18 B3
0	0	1	0	F= Ā+B	F =A.B moins 1	F=A.B	F0 🗗 🔪 16 🗎 Cn+4
0	0	1	1	F=1	F=moins 1(complément à 2)	F=0	F1 0 15 P F2 0 11 14 D A=B
0	1	0	0	F=A+B	F= A plus (A+B)	$F = A plus(A+\overline{B}) plus 1$	GND [12 13] F3
0	1	0	1	F=B	$F = (A.B) plus (A+\overline{B})$	$F = A.B plus(A+\overline{B}) plus 1$	74LS181
0	1	1	0	F=Ā⊕B	F = A moins B moins 1	F = A moins B	Symbole logique
0	1	1	1	F=A+B	F=A+B	F=(A+B) plus 1	230 A0 F0 0 9 230 A1 F1 0 10
1	0	0	0	F=Ā.B	F = A plus (A+B)	F = A plus (A+B) plus 1	21 A2 F2 0 11 19 A3 F3 D 13
1	0	0	1	F=A⊕B	F = A plus B	F = A plus B plus 1	1 B0 A=B 14
1	0	1	0	F=B	F=(A.B) plus (A+B)	$F=(A.\overline{B})$ plus(A+B)plus1	20 B2 CN G D 17
1	0	1	1	F=A+B	F = A + B	F = (A+B) plus 1	18 o B3 P 0 15 7 CN
1	1	0	0	F=0	F = A	F = A plus A plus 1	5 80
1	1	0	1	F=A.B	F = (A.B) plus A	F = A.B plus A plus 1	5 S1
1	1	1	0	F=A.B	$F = (A.\overline{B})$ plus A	$F = A.\overline{B}$ plus A plus 1	3 8 8 M
1	1	1	1	F=A	F= A	F = A plus 1	74LS181

Brochage

Fiche technique du multiplexeur intégré à 8voies : le 74151



INPUTS										OUT	PUTS		
Ē	S ₂	S ₁	S ₀	l ₀	l ₁	l ₂	l ₃	14	l ₅	l ₆	17	Ÿ	Y
Н	X	X	X	X	X	X	X	X	X	X	X	Н	L
L L L	L L L	L L L	LLHH	L H X	X X L	X X X	X X X	X X X	X X X	X X X	X X X	HLHL	LHLH
L L L	L L L	H H H	L H H	X X X	X X X	L H X	X X L H	X X X	X X X	X X X	X X X	HLHL	L H L
L L L	1111	L L L	L H H	X X X	X X X	X X X	X X X	L X X	X X L H	X X X	X X X	HLHL	L H L H
L L L	1111	111	LLH	X X X	X X X	X X X	X X X	X X X	X X X	L X X	X X L	I L I L	JIJI

Fiche technique du circuit 7485


	entrées d	les nombre	s	entrées	entrées de mise en cascade			sorties		
A3,B3	A2,B2	A1,B1	A0,B0	I _{A>B}	I _{A<b< sub=""></b<>}	I _{A=B}	A>B	A <b< th=""><th>A=B</th></b<>	A=B	
A3>B3	X	Х	Х	Х	Х	Х	Н	L	L	
A3 <b3< td=""><td>X</td><td>X</td><td>X</td><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b3<>	X	X	X	X	X	X	L	Н	L	
A3=B3	A2>B2	X	X	X	X	X	Н	L	L	
A3=B3	A2 <b2< td=""><td>X</td><td>X</td><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b2<>	X	X	X	X	X	L	Н	L	
A3=B3	A2=B2	A1>B1	Х	Х	Х	Х	Н	L	L	
A3=B3	A2=B2	A1 <b1< td=""><td>X</td><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b1<>	X	X	X	X	L	Н	L	
A3=B3	A2=B2	A1=B1	A0>B0	x	X	X	Н	L	L	
A3=B3	A2=B2	A1=B1	A0 <b0< td=""><td>х</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b0<>	х	X	X	L	Н	L	
A3=B3	A2=B2	A1=B1	A0=B0	Н	L	L	Н	L	L	
A3=B3	A2=B2	A1=B1	A0=B0	L	н	L	L	Н	L	
A3=B3	A2=B2	A1=B1	A0=B0	L	L	н	L	L	н	
A3=B3	A2=B2	A1=B1	A0=B0	Х	X	Н	L	L	н	
A3=B3	A2=B2	A1=B1	A0=B0	н	н	L	L	L	L	
A3=B3	A2=B2	A1=B1	A0=B0	L	L	L	н	н	L	

Fiche technique du circuit intégré 7490

Brochage et table de fonctionnement du circuit intégré 7490

Pour Comptage BCD,relier la sortie Q_A à l'entrée CKB

Pour Comptage biquinaire (5-2) relier la sortie **Q**_D à l'entrée **CKA**



Compte	Sortie						
Compte	\mathbf{Q}_{D}	Qc	Q _B	QA			
0	0	0	0	0			
1	0	0	0	1			
2	0	0	1	0			
3	0	0	1	1			
4	0	1	0	0			
5	0	1	0	1			
6	0	1	1	0			
7	0	1	1	1			
8	1	0	0	0			
9	1	0	0	1			

Compte	Sortie							
Compte	Q۵	Q _D	Qc	QB				
0	0	0	0	0				
1	0	0	0	1				
2	0	0	1	0				
3	0	0	1	1				
4	0	1	0	0				
5	1	0	0	0				
6	1	0	0	1				
7	1	0	1	0				
8	1	0	1	1				
9	1	1	0	0				


Table de fonctionnement des « Resets »

	Entrées	Reset	Sorties				
R₀(1)	R ₀ (2)	R ₉ (1)	R ₉ (2)	Q□	Qc	QB	ď
1	1	0	X	0	0	0	0
1	1	X	0	0	0	0	0
X	X	1	1	1	0	0	1
X	0	X	0	Compte			
0	X	0	X	Compte			
0	X	X	0	Compte			
X	X 0 0 X				Compte		

N.B X: Quelque soit le niveau logique 0 ou 1

Etude d'un additionneur binaire (3pnts)

Soit l'additionneur binaire suivant tel que A(A3A2A1A0) représente la $1^{\text{ère}}$ opérande , B(B3B2B1B0) représente la $2^{\text{ème}}$ opérande , S(S3S2S1S0) représente la somme , C4 représente la dernière retenue et C0 représente la 1ère retenue qui doit être égale à zéro .




```
1 – Calculer S et C4 pour A = 1011 et B = 0101 :

2 – Calculer B pour A = 1110 et S = 1001 et C4 = 1 :
```

La fonction FP3 de gestion des entrées/ sorties des camions génère le mot A = N_{CE} - N_{CS}

3- Compléter le schéma à base d'additionneur 4 bits le 74283 permettant de réaliser cette fonction



Etude d'une unité arithmétique et logique : (2pnts)

Si on remplace l'additionneur intégré par une unité arithmétique et logique UAL 74LS181 pour réaliser la fonction FP3 et d'autres fonctions (voir dossier technique page 2).

on demande de compléter le tableau suivant :

S3S2S1S0	М	Cn	Fonction réalisée	A3A2A1A0	B3B2B1B0	F3F2F1F0
1001	0	0	F=	0101	0111	
0110	0	1	F=	0111	0011	•••••
0110	1	Х	F=	1111		1010

Etude d'un additionneur BCD (4.5pnts)


On se propose de réaliser un additionneur BCD en utilisant deux additionneurs binaires 74283.

1- Additionner les nombres BCD suivants en apportant la correction lorsqu'elle est nécessaire :

2- L'équation de correction de l'additionneur BCD (représenté par le circuit ci-dessous) est donnée par :

$$Ec = C4 + S1S3 + S2S3$$
.

a - Compléter le câblage de l'additionneur BCD suivant afin de réaliser un additionneur qui donne un résultat valable en BCD , si la somme des deux opérandes A et B dépasse 9 en binaire en utilisant l'équation de correction Ec .



b – Pour les deux opérandes A et B existants aux entrées de l'additionneur gauche (U1), déterminer l'état logique de la sortie de l'équation de correction Ec ainsi que les résultats de la sortie de l'additionneur droite (U2) S' et C'4:

Ec:; S'=; C'4 =


c – Expliquer les états logiques de B3, B2, B1 et B0 de l'additionneur droite (U2):

Etude d'un convertisseur binaire ⇒DCB: (1.5pnts)

On désire réaliser un convertisseur binaire \Rightarrow BCD, en utilisant un comparateur intégré 74HC85 et additionneur intégré 74HC283, (voir dossier technique page 1) .

1 : Compléter le schéma d'un convertisseur binaire 4 bit (A3 A2 A1 A0) ⇒ BCD en utilisant ces deux

circuits; sachant que pour convertir un nombre binaire supérieur à 9 en BCD on ajoutera 6 à ce nombre pour obtenir son équivalent en BCD.



Génération de fonctions logiques (2.5pnts)

Un multiplexeur à 2ⁿ entrées peut réaliser une fonction logique à n variables.

Par exemple, avec le multiplexeur 74LS151 à 8 entrées, on peut réaliser une fonction logique à 3 variables.

En se référant au Fiche technique du multiplexeur intégré à 8voies : le 74151 (voir dossier technique page3)


Réaliser avec le circuit 74LS151 une fonction logique à 3 entrées a, b, et c, et à une sortie S.


$$S = \overline{a}.\overline{b}.\overline{c} + a.b.\overline{c} + \overline{a}.b + \overline{b}.\overline{c}$$

1- Ecrire l'équation de S (sous forme canonique complète) :

S=.....

- 2- Câbler le multiplexeur 74LS151 afin de réaliser la fonction logique S :
- 3- Compléter la table de vérité






Etude d'un circuit de comptage à base de intégré 7490 (3.5pnts)

Dans le but d'augmenter la capacité de l'installation de stockage à 24 camions et d'afficher le nombre de camions admis. On réalise un compteur modulo 24 à base de circuit intégré 7490

En se référant aux tableaux pour comptage BCD et biquinaire (5-2) du CI 7490 (voir DT page 4)

Compléter les chronogrammes de Q_D et Q_A et comparer les fréquences f_{QD} et f_{QA}



Compléter le schéma de ce compteur




Schéma structurel du décodage du clavier matriciel : (3pnts)

En se référant au schéma de principe du clavier donner à la page 1 du dossier technique :

Compléter les liaisons d'entrées d'adresse du démultiplexeur , Compléter les liaisons d'entrées d'adresse du multiplexeur

Compléter les liaisons permettant l'arrêt du compteur et la mémorisation du mot B

